

1/3/2 (Item 2 from file: 351)
DIALOG(R)File 351:Derwent WPI
(c) 2006 The Thomson Corp. All rts. reserv.

012183941 **Image available**
WPI Acc No: 1998-600854/ 199851
XRPX Acc No: N98-468244

Field effect transistor - has source-drain area which is formed on
silicon layer, formed on semiconductor substrate
Patent Assignee: SONY CORP (SONY); NOGUCHI T (NOGU-I); SONEDA M (SONE-I);
SONY ELECTRONICS INC (SONY)
Inventor: NOGUCHI T; SONEDA M
Number of Countries: 002 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week
JP 10270685	A	19981009	JP 9774746	A	19970327	199851 B
US 6682965	B1	20040127	US 9848288	A	19980326	200408
US 20040135210	A1	20040715	US 9848288	A	19980326	200447
			US 2004752705	A	20040108	

Priority Applications (No Type Date): JP 9774746 A 19970327

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes
JP 10270685	A		17	H01L-029/78	
US 6682965	B1			H01L-021/8238	
US 20040135210	A1			H01L-029/76	Div ex application US 9848288 Div ex patent US 6682965

BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-270685

(43)Date of publication of application : 09.10.1998

(51)Int.Cl.

H01L 29/78
H01L 21/8238
H01L 27/092

(21)Application number : 09-074746

(71)Applicant : SONY CORP

(22)Date of filing : 27.03.1997


(72)Inventor : NOGUCHI TAKASHI
SONEDA MITSUO

(54) FIELD-EFFECT TRANSISTOR AND MANUFACTURE THEREOF, SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF AND LOGIC CIRCUIT CONTAINING SEMICONDUCTOR DEVICE THEREOF AND SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the performance of a transistor by increasing the mobility of the transistor while preventing the generation of junction leakage.

SOLUTION: When a transistor 1 is formed to a strain-effect silicon layer 24 of a semiconductor layer having a strain effect formed to the upper layer of a semiconductor substrate 11, a source and a drain 14, 15 shaped only to the strain-effect silicon layer 24. The transistor 1 is formed as an N channel MOS transistor, and a P channel MOS transistor can also be formed to the strain-effect silicon layer 24 through an element isolation region. The logic circuit can also be constituted of these transistors.



LEGAL STATUS

[Date of request for examination]

18.09.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's
decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-270685

(43) 公開日 平成10年(1998)10月9日

(51) Int.Cl.⁶

識別記号

F I

H 0 1 L 29/78
21/8238
27/092

H 0 1 L 29/78
27/08

3 0 1 J
3 2 1 E

審査請求 未請求 請求項の数21 O L (全 17 頁)

(21) 出願番号 特願平9-74746

(22) 出願日 平成9年(1997)3月27日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 野口 ▲隆▼

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

(72) 発明者 曾根田 光生

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内


(74) 代理人 弁理士 船橋 國則

(54) 【発明の名称】 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板

(57) 【要約】

【課題】 nMOSトランジスタやpMOSトランジスタでは、高性能低電圧での応用を考えた場合、バンドギャップの小さなシリコンゲルマニウム層内にソース・ドレインの接合が位置するため、またシリコン/シリコンゲルマニウム界面にソース・ドレインの接合が形成されるために、電流リークが存在していた。

【解決手段】 半導体基板11の上層に形成されているストレイン効果を有する半導体層のストレイン効果シリコン層24に形成された電界効果トランジスタ1であって、このソース・ドレイン14、15はストレイン効果シリコン層24のみに形成されているものである。また、この電界効果トランジスタ1をnチャネルMOSトランジスタとして形成し、素子分離領域を介して上記ストレイン効果シリコン層24にpチャネルMOSトランジスタを形成することも可能である。さらにこれらのトランジスタによって論理回路を構成することも可能である。



電界効果トランジスタに係わる第1実施形態の概略構成断面図

【特許請求の範囲】

【請求項1】 半導体基板上層に形成されているストレイ
ン効果を有する半導体層に形成された電界効果トラン
ジスタであって、

前記電界効果トランジスタのソース・ドレインは前記ス
トレイン効果を有する半導体層のみに形成されているこ
とを特徴とする電界効果トランジスタ。

【請求項2】 請求項1記載の電界効果トランジスタに
おいて、

前記ストレイ
ン効果を有する半導体層はストレイ
ン効果を有するシリコン層からなることを特徴とする電界効果
トランジスタ。

【請求項3】 請求項2記載の電界効果トランジスタに
おいて、

前記ソース・ドレイン上に形成したシリコンエピタキシ
ヤル層と、

前記シリコンエピタキシヤル層に形成した高融点金属シリ
サイド層とを備えたことを特徴とする電界効果トラン
ジスタ。

【請求項4】 請求項2記載の電界効果トランジスタに
おいて、

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度
を厚さ方向に変化させたシリコンゲルマニウムからなる
バッファ層と、

前記バッファ層上に形成したもので応力が緩和されて
いるシリコンゲルマニウムからなるリラックス層と、

前記リラックス層上に形成したストレイ
ン効果を有するシリコン層とからなることを特徴とする電界効果トラン
ジスタ。

【請求項5】 請求項3記載の電界効果トランジスタに
おいて、

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度
を厚さ方向に変化させたシリコンゲルマニウムからなる
バッファ層と、

前記バッファ層上に形成したもので応力が緩和されて
いるシリコンゲルマニウムからなるリラックス層と、

前記リラックス層上に形成したストレイ
ン効果を有するシリコン層とからなることを特徴とする電界効果トラン
ジスタ。

【請求項6】 半導体基板の上層となるストレイ
ン効果を有する半導体層を形成して該半導体基板を構成する工
程と、

前記ストレイ
ン効果を有する半導体層上にゲート絶縁膜
を介してゲート電極を形成する工程と、

前記ゲート電極の両側における前記ストレイ
ン効果を有する半導体層にソース・ドレインを形成するための不純

物をドーピングすることによってソース・ドレインを形
成する工程とを備えたことを特徴とする電界効果トラン
ジスタの製造方法。

【請求項7】 請求項6記載の電界効果トランジスタの
製造方法において、

前記ストレイ
ン効果を有する半導体層をストレイ
ン効果を有するシリコン層で形成することを特徴とする電界効
果トランジスタの製造方法。

【請求項8】 請求項7記載の電界効果トランジスタの
製造方法において、

前記ソース・ドレインを形成した後に、該ソース・ドレ
イン上にシリコンエピタキシヤル層を形成する工程と、
前記シリコンエピタキシヤル層に高融点金属シリサイド
層を形成する工程とを行うことを特徴とする電界効果ト
ランジスタの製造方法。

【請求項9】 半導体基板上層に形成されているストレ
イン効果を有する半導体層に形成されたpチャネル型電
界効果トランジスタとnチャネル型電界効果トランジス
タとからなる半導体装置であって、

前記pチャネル型電界効果トランジスタのソース・ドレ
インおよびnチャネル型電界効果トランジスタのソース
・ドレインは前記ストレイ
ン効果を有する半導体層のみに
形成されていることを特徴とする半導体装置。

【請求項10】 請求項9記載の半導体装置において、
前記ストレイ
ン効果を有する半導体層はストレイ
ン効果を有するシリコン層からなることを特徴とする半導体装
置。

【請求項11】 請求項10記載の半導体装置におい
て、

前記各ソース・ドレイン上に形成したシリコンエピタキ
シヤル層と、

前記シリコンエピタキシヤル層に形成した高融点金属シリ
サイド層とを備えたことを特徴とする半導体装置。

【請求項12】 請求項10記載の半導体装置におい
て、

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度
を厚さ方向に変化させたシリコンゲルマニウムからなる
バッファ層と、

前記バッファ層上に形成したもので応力が緩和されて
いるシリコンゲルマニウムからなるリラックス層と、

前記リラックス層上に形成したストレイ
ン効果を有するシリコン層とからなることを特徴とする半導体装置。

【請求項13】 請求項11記載の半導体装置におい
て、

前記半導体基板は、

シリコン基板と、

前記シリコン基板上に形成したものでゲルマニウム濃度
を厚さ方向に変化させたシリコンゲルマニウムからなる

バッファ層と、

前記バッファ層上に形成したもので応力が緩和されているシリコンゲルマニウムからなるリラックス層と、
前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする半導体装置。

【請求項14】 半導体基板の上層となるストレイン効果を有するシリコン層を形成して該半導体基板を構成する工程と、

前記ストレイン効果を有するシリコン層上にゲート絶縁膜を介してpチャネル型電界効果トランジスタのゲート電極とnチャネル型電界効果トランジスタのゲート電極とを形成する工程と、

前記pチャネル型電界効果トランジスタのゲート電極の両側における前記ストレイン効果を有するシリコン層にp型拡散層からなるソース・ドレインを形成する工程と、

前記nチャネル型電界効果トランジスタのゲート電極の両側における前記ストレイン効果を有するシリコン層にn型拡散層からなるソース・ドレインを形成する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項15】 請求項14記載の半導体装置の製造方法において、

前記各ソース・ドレインを形成した後に、該各ソース・ドレイン上にシリコンエピタキシャル層を形成する工程と、

前記シリコンエピタキシャル層に高融点金属シリサイド層を形成する工程とを行うことを特徴とする半導体装置の製造方法。

【請求項16】 pチャネル型電界効果トランジスタとnチャネル型電界効果トランジスタとを備えた半導体装置を含む論理回路において、
該論理回路を形成する半導体基板は、上層にストレイン効果を有するシリコン層が形成されている半導体基板からなり、

前記pチャネル型電界効果トランジスタのソース・ドレインは前記ストレイン効果を有するシリコン層のみに形成されているとともに、

前記nチャネル型電界効果トランジスタのソース・ドレインは前記ストレイン効果を有するシリコン層のみに形成されていることを特徴とする半導体装置を含む論理回路。

【請求項17】 ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする半導体基板。

【請求項18】 請求項2記載の電界効果トランジスタにおいて、

前記半導体基板は、

ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする電界効果トランジスタ。

【請求項19】 請求項3記載の電界効果トランジスタにおいて、

10 前記半導体基板は、

ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする電界効果トランジスタ。

【請求項20】 請求項10記載の半導体装置において、

20 前記半導体基板は、

ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする半導体装置。

【請求項21】 請求項11記載の半導体装置において、

前記半導体基板は、

30 ゲルマニウム基板と、

前記ゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、

前記リラックス層上に形成したストレイン効果を有するシリコン層とからなることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板に関し、詳しくはストレイン効果を有するシリコン層にソース・ドレインを形成した電界効果トランジスタとその製造方法、その電界効果トランジスタを含む半導体装置とその製造方法、その半導体装置を含む論理回路およびそれらが形成される半導体基板に関する。

【0002】

【従来の技術】ストレイン(歪み)効果を用いた材料によるデバイスは、シリコン/シリコンゲルマニウムなどⅠⅤ族半導体材料と薄膜形成技術の進歩により可能になってきており、現在、高機能、低電圧デバイスをめざし

た研究が非常に盛んである。上記ストレイン効果とは、薄膜半導体において、膜が応力を受けた場合、エネルギーバンドが歪み、キャリアの有効質量が変化することをいう。このストレイン効果を有する半導体薄膜は、分子線エビタキシー技術、超高真空下における化学的気相成長(UHV-CVD)技術等によって、例えばシリコン/シリコンゲルマニウムなどの多層膜を工夫して膜の内部応力を制御することで形成することが可能になってきている。このように、バンドギャップ差や膜のストレインをヘテロ接合により制御することで高性能MOS系デバイス、センサ等の開発も進んできている。

【0003】シリコン膜の場合、ゾーンメルト法、アルゴンイオンレーザの照射による単結晶シリコン膜の形成技術等により形成されるSOI(Silicon on insulator)基板のシリコン膜では引張応力を受けることになる。一方、SOS(Silicon on Sapphire)基板のシリコン膜では圧縮応力を受けることになる。その結果、前者では、電子の移動度が大きくなり、後者では、正孔の移動度が大きくなる。言い換えれば、前者では、正孔の移動度が小さくなり、後者では、電子の移動度が小さくなる。

【0004】また、シリコン系MOS(Metal-Oxide-Semiconductor)トランジスタの場合、具体的にいえば、応力が緩和されている、いわゆるリラックスした状態のシリコンゲルマニウムのエビタキシャル層上にシリコン膜を堆積すると引張応力で電子の移動度の向上が図れる(厳密にいうと6つに縮退したバンドが有効質量の異なる2つのバンドに分かれると説明されている)。一方、ゲルマニウムを多く含むシリコンゲルマニウム(いわゆる、ゲルマニウムリッチなシリコンゲルマニウム)膜を形成すると圧縮応力により正孔の移動度の向上が図れる。

【0005】このようなストレイン効果シリコン層の性質に基づいて、多層膜を形成してチャネルとなる層の応力を制御して作製したMOSトランジスタでは、高い相互コンダクタンス[$gm(mobility)$]の結果が得られている。Appl. Phys. Letter (USA), 63 (1993) S.P.Voiniqensen et al., p660 およびIEEE Electronic Devices (USA), 43 (1996) L.H.Jiang and R.G.Elliman, p97 にはpMOSトランジスタが開示されている。また、Appl. Phys. Letter (USA), 64 (1994) K.Ismail et al., p3124 およびIEDM 94-37 (USA), (1994) J.Welser et al.にはnMOSトランジスタが開示されている。

【0006】一方、低電圧動作を行う最先端の高性能ロジック(LOGIC)としてバストラジスタが提案されていて、C.P.U.(Central Processing Unit)、MPEG(Moving Picture Experts Group)などの最先端の応用技術分野での提案がなされている。このようなロジック回路では、主体となるnMOSトランジスタは低電圧

動作で高い相互コンダクタンスを有するような高性能な特性が要求されている。一方、pMOSトランジスタは、ブリチャージ的な使い方などで素子数は少なく、nMOSトランジスタほどの動作速度は要求はされず、チャネル幅Wの調整で性能を決定しても面積的には不利になっていない。

【0007】

【発明が解決しようとする課題】しかしながら、上記説明したような従来の技術におけるpMOSトランジスタやnMOSトランジスタでは、高性能低電圧での応用を考えた場合、バンドギャップの小さなシリコンゲルマニウム層にソース・ドレインの接合が位置するため、またシリコン/シリコンゲルマニウム界面にソース・ドレインの接合が形成されるために、リークの存在が課題となる。

【0008】

【課題を解決するための手段】本発明は、上記課題を解決するためになされた電界効果トランジスタおよびその製造方法、半導体装置およびその製造方法、その半導体装置を含む論理回路ならびに半導体基板である。

【0009】電界効果トランジスタは、半導体基板上層に形成されているストレイン効果を有する半導体層であるシリコン層(以下ストレイン効果シリコン層という)に形成されたものであって、この電界効果トランジスタのソース・ドレインがストレイン効果シリコン層のみに形成されているものである。

【0010】上記電界効果トランジスタでは、ソース・ドレインがストレイン効果シリコン層のみに形成されていることから、ソース・ドレインの接合はストレイン効果シリコン層内に存在することになる。そのため、接合リークの発生が起きにくくなる。

【0011】電界効果トランジスタの製造方法は、半導体基板の上層となるストレイン効果を有する半導体層であるシリコン層(ストレイン効果シリコン層)を形成してこの半導体基板を構成する。その後、ストレイン効果シリコン層上にゲート絶縁膜を介してゲート電極を形成する。そしてゲート電極の両側におけるストレイン効果を有するシリコン層にソース・ドレインを形成するための不純物をドーピングすることによってソース・ドレインを形成するという工程を備えた製造方法である。

【0012】上記電界効果トランジスタの製造方法では、ストレイン効果シリコン層のみに電界効果トランジスタのソース・ドレインを形成することから、ソース・ドレインの接合はストレイン効果シリコン層内のみに形成されることになる。そのため、接合リークの発生が抑制される。

【0013】半導体装置は、上記説明したような電界効果トランジスタを含むものであり、半導体基板上に形成されているストレイン効果を有する半導体層であるシリコン層(ストレイン効果シリコン層)に形成されたpチ

ャネル型電界効果トランジスタとnチャネル型電界効果トランジスタとからなるものであって、pチャネル型、nチャネル型電界効果トランジスタの各ソース・ドレインはストレイン効果シリコン層のみに形成されているものである。

【0014】上記半導体装置では、pチャネル型、nチャネル型電界効果トランジスタの各ソース・ドレインともにストレイン効果シリコン層のみに形成されていることから、各ソース・ドレインの接合はストレイン効果シリコン層内に存在することになる。そのため、接合リークが発生しにくくなる。また一つのストレイン効果シリコン層に各ソース・ドレインが形成されていることから、従来のCMOS構造とほぼ同等の構造となる。そのため、構造が簡単になる。

【0015】半導体装置の製造方法は、半導体基板の上層となるストレイン効果シリコン層を形成してこの半導体基板を構成する。そのストレイン効果シリコン層上にゲート絶縁膜を介してpチャネル型電界効果トランジスタのゲート電極とnチャネル型電界効果トランジスタのゲート電極とを形成する。そしてpチャネル型電界効果トランジスタのゲート電極の両側におけるストレイン効果シリコン層にp型拡散層からなるソース・ドレインを形成する。またnチャネル型電界効果トランジスタのゲート電極の両側におけるストレイン効果シリコン層にn型拡散層からなるソース・ドレインを形成するという工程を備えている。

【0016】上記半導体装置の製造方法では、ストレイン効果シリコン層のみにpチャネル型、nチャネル型電界効果トランジスタの各ソース・ドレインを形成することから、各ソース・ドレインの接合はストレイン効果シリコン層内のみに形成される。そのため、各ソース・ドレインでの接合リークの発生が抑制される。また一つのストレイン効果シリコン層に各ソース・ドレインを形成することから、各ソース・ドレインに対応したチャネル形成層を製造する必要がないので、製造プロセスが簡単になる。

【0017】論理回路は、上記説明したようなpチャネル型電界効果トランジスタとnチャネル型電界効果トランジスタとを備えた半導体装置を含むものであって、論理回路を形成する半導体基板は、上層にストレイン効果シリコン層が形成されているものからなる。pチャネル型、nチャネル型電界効果トランジスタの各ソース・ドレインはストレイン効果シリコン層のみに形成されているものである。

【0018】上記論理回路では、各電界効果トランジスタのソース・ドレインが半導体基板の上層のストレイン効果シリコン層のみに形成されていることから、各ソース・ドレインの接合はストレイン効果シリコン層内に存在することになる。そのため、接合リークが発生しにくくなる。

【0019】半導体基板は、ゲルマニウム基板と、そのゲルマニウム基板上に形成したもので応力が緩和されているシリコンゲルマニウム層からなるリラックス層と、そのリラックス層上に形成したストレイン効果シリコン層とからなるものである。

【0020】上記半導体基板では、ゲルマニウム基板を用いていることから、ゲルマニウム基板上にバッファ層を形成することなく直接に応力が緩和されているシリコンゲルマニウム層からなるリラックス層を形成することが可能になっている。すなわち、ゲルマニウム基板とリラックス層との間で格子不整合が起き難いため、上記構成を採用することが可能になる。そのため、半導体基板の構造が簡単化され、この半導体基板を形成するプロセスも簡単化される。

【0021】

【発明の実施の形態】本発明の電界効果トランジスタに係わる第1実施形態の一例を、図1の概略構成断面図によって説明する。図1では、一例として絶縁ゲート型のn-MOSFETを示す。

【0022】図1に示すように、シリコン基板21上にはゲルマニウム濃度を厚さ方向に変化させたp⁻型のシリコンゲルマニウム(Si_{1-x}Ge_x)からなるバッファ層22と、応力が緩和されているp⁻型のシリコンゲルマニウム(Si_{1-x}Ge_x)からなるリラックス層23とが順に形成されている。

【0023】上記シリコン基板21は、例えばチョクラスキー(CZ)法により引き上げられたp⁻型シリコンからなる。また上記バッファ層22は、例えば、シリコン基板21側より上層側に向けてゲルマニウムの組成をx=0.04からx=0.3に変化させたシリコンゲルマニウムからなり、例えばおよそ1.6μmの厚さに形成されている。また上記リラックス層23は、例えば、ゲルマニウムの組成がx=0.3のシリコンゲルマニウムからなり、およそ0.6μmの厚さに形成されている。

【0024】さらにこのリラックス層23上にはストレイン効果を有する半導体層となるストレイン効果シリコン層24が、一例として13nmの厚さに形成されている。このストレイン効果シリコン層24は、ストレイン効果を引き出せる厚さとして、例えば5nm~30nm程度の厚さ、好ましくは5nm~15nm程度の厚さに形成されていればよい。上記の如く、電界効果トランジスタ1が形成される半導体基板11が構成されている。

【0025】この半導体基板11に、以下に説明する電界効果トランジスタ1が形成されている。すなわち、上記ストレイン効果シリコン層24上には、ゲート絶縁膜12を介してゲート電極13が形成され、このゲート電極13の両側におけるストレイン効果シリコン層24の上層にはソース・ドレイン14、15が形成されている。上記ゲート絶縁膜12は、例えば厚さが6nmの酸

化シリコンからなり、上記ゲート電極13は、例えばポリシリコンからなる。また上記ソース・ドレイン14、15は、例えば接合深さが5nm程度に形成されている。したがって、このソース・ドレイン14、15は厚さが13nmのストレイン効果シリコン層24のみに形成されていることになる。上記の如くに、電界効果トランジスタ1が構成されている。

【0026】ここで上記ストレイン効果を説明する。ストレイン効果とは、薄膜半導体において、その薄膜半導体が応力を受けた場合、そのエネルギーバンドが歪むことによってキャリアの有効質量が変化することを行い、引張応力を受けると電子の移動度が大きくなり（正孔の移動度が小さくなり）、圧縮応力を受けると正孔の移動度が大きくなる（電子の移動度が小さくなる）という現象のことである。

【0027】上記電界効果トランジスタ1では、ソース・ドレイン14、15（接合深さが5nm）が厚さが13nmのストレイン効果シリコン層24のみに形成されていることから、ソース・ドレイン14、15の接合はストレイン効果シリコン層24内に存在することになる。そのため、電界効果トランジスタ1の接合リークの発生が抑制される。またストレイン効果シリコン層24は、シリコンと下地のシリコンゲルマニウムからなるリラックス層23との格子定数の相違によりシリコンネットワークは引張応力を受ける。このストレイン効果シリコン層24に電界効果トランジスタ1のチャネル層が形成されることになるため、伝導帯の底の縮退がとけ、電子はその有効質量が小さくなり、移動度は2倍近くに増大する。したがって、nMOSトランジスタとして電界効果トランジスタ1の相互コンダクタンスgmは2倍近くに向上される。

【0028】次に電界効果トランジスタに係わる第2実施形態の一例を、図2の概略構成断面図によって説明する。図2では、前記図1で説明したのと同様の構成部品には同一符号を付す。

【0029】図2に示すように、電界効果トランジスタ2は、図1によって説明した電界効果トランジスタ1において、ソース・ドレイン14、15上に、いわゆる積み上げソース・ドレイン（またはエレベータッドソース・ドレインともいう）31、32を形成したものである。この積み上げソース・ドレイン31、32は、ソース・ドレイン14、15上に形成されているシリコンエピタキシャル層33、34と、そのシリコンエピタキシャル層33、34に形成されている高融点金属シリサイド層35、36とからなる。上記シリコンエピタキシャル層33、34は例えば50nm程度の厚さに形成されている。

【0030】なお、ゲート電極13上にはオフセット絶縁膜16が形成されており、このゲート電極の側壁にはサイドウォール絶縁膜17、18が形成されている。こ

れによって、ゲート電極13と積み上げソース・ドレイン31、32とのショートを防止している。また上記ソース・ドレイン14、15は、サイドウォール絶縁膜17、18下のストレイン効果シリコン層24に低濃度拡散層を形成したLDD（Lightly Doped Drain）構造としてもよい。また、ゲート電極13がポリサイド構造で形成されていてもよい。このポリサイド構造では、上記オフセット絶縁膜16は形成されない。

【0031】上記電界効果トランジスタ2では、積み上げソース・ドレイン31、32を形成したことにより、ソース・ドレイン14、15をシリサイド化することなく、ソース・ドレイン14、15のシート抵抗を低減することが可能になる。その結果、電界効果トランジスタ2の高速動作がより安定に可能になる。

【0032】次に、本発明の電界効果トランジスタの製造方法に係わる第1実施形態の一例を、図3の製造工程図によって説明する。図3では、前記図1で説明したのと同様の構成部品には同一符号を付す。

【0033】図3の（1）に示すように、超高真空化学的気相成長（UHV-CVD）法、分子線エピタキシー〔MBE（Molecular Beam Epitaxy）〕等のエピタキシャル成長技術によって、シリコン基板21上にゲルマニウム濃度を厚さ方向に変化させたp⁻型のシリコンゲルマニウム（Si_{1-x}Ge_x）からなるバッファ層22を、例えば、シリコン基板21側より上層側に向けてゲルマニウムの組成をx≒0.04からx=0.3に変化させてシリコンゲルマニウムを堆積することにより1.6μmの厚さに形成する。上記シリコン基板21には、例えばチョクラスキー〔CZ（Czochralski）〕法により引き上げられたp⁻型シリコン基板を用いる。

【0034】さらに上記バッファ層22上に応力が緩和されているp⁻型のシリコンゲルマニウムからなるリラックス層23を、例えばゲルマニウムの組成がx=0.3のシリコンゲルマニウムを、例えば0.6μmの厚さに堆積して形成する。そしてこのリラックス層23上にストレイン効果を有する半導体層となるストレイン効果シリコン層24を、一例として13nmの厚さに形成する。このストレイン効果シリコン層24は、ストレイン効果を引き出せる厚さ、例えば5nm～30nmの厚さ、好ましくは5nm～15nmの厚さに形成されていけばよい。上記ストレイン効果シリコン層24の成膜条件としては、例えばUHV-CVD法を採用した場合には、原料ガスに、例えばモノシラン〔SiH₄〕（流量：20sccm）またはジシラン（Si₂H₆）（流量：5sccm）を用いて、成膜雰囲気圧力を1.33μPa、基板温度をおよそ600℃に設定して膜形成を行った。なお、sccmは標準状態における体積流量（cm³/分）を表す。

【0035】なお、上記バッファ層22、リラックス層23およびストレイン効果シリコン層24を同一チャ

ンバ内で連続して形成することが好ましい。この場合には、原料ガスにモノシラン (SiH_4) とゲルマン (GeH_4)、またはジシラン (Si_2H_6) とゲルマン (GeH_4) とを用い、それぞれのガス比を適宜変更することによって、所望の成分比のシリコンゲルマニウム層を形成することにより、上記バッファ層22およびリラックス層23を形成した後、ゲルマンの供給を止めてモノシランまたはジシランを用いてストレイン効果シリコン層24を形成する。

【0036】上記方法により形成したストレイン効果シリコン層24には、シリコンゲルマニウム層(リラックス層23)とシリコン層(ストレイン効果シリコン層24)との格子定数の違いにより引張応力が生じている。このようにして、半導体基板11を形成する。

【0037】次いで図3の(2)に示すように、ストレイン効果シリコン層24上にゲート絶縁膜12を酸化シリコンで形成する。続いてCVD法によってポリシリコンを堆積してゲート電極膜41(2点鎖線で示す部分も含む)を形成した後、レジスト塗布によるレジスト膜(図示省略)の形成、リソグラフィ技術によりレジスト膜をパターニングしてレジストマスク(図示省略)の形成、そのレジストマスクをエッチングマスクに用いたエッチング技術によってゲート電極膜41でゲート電極13を形成する。このエッチングではゲート絶縁膜12の2点鎖線で示す部分もエッチングされる。

【0038】その後図3の(3)に示すように、ゲート電極13をマスクにしたイオン注入法によって、そのゲート電極13の両側におけるストレイン効果シリコン層24にソース・ドレインを形成するための不純物をイオン注入して、ストレイン効果シリコン層24の上層にn型のソース・ドレイン14、15を形成する。

【0039】上記イオン注入条件としては、例えば、不純物にヒ素イオン (As^+) を用いた場合には、打ち込みエネルギーを5keVとしてヒ素イオンの投影飛程を6nmに設定し、ドーズ量を 5×10^{13} 個/cm² に設定した。その後、活性化アニーリングを行う。このアニーリング条件としては、ファーネスアニーリングの場合には、例えばアニーリング温度を800℃、アニーリング時間を20分に設定する。また急速加熱アニーリング(RTA: Rapid Thermal Annealing)を、例えばELA(Excimer Laser Annealing)によって行う場合には、例えば照射レーザー光のエネルギーを1J/cm² に設定する。またこのような活性化アニーリングを行うことによって、浅い接合のソース・ドレイン14、15(接合深さが6nm程度)が形成される。なお、上記アニーリングは、浅い接合を確実に形成するためにはRTAによって行うことが好ましい。このようにして、電界効果トランジスタ1が形成される。

【0040】なお、上記ソース・ドレイン14、15はイオン注入により形成したが、例えばレーザドーピン

グ、気相ドーピング、固相ドーピング等の方法を用いて形成することも可能である。

【0041】上記電界効果トランジスタの製造方法では、ストレイン効果シリコン層24のみに電界効果トランジスタ1のソース・ドレイン14、15を形成することから、ソース・ドレイン14、15の接合はストレイン効果シリコン層24内のみに形成されることになる。そのため、この製造方法によって形成される電界効果トランジスタ1は接合リークの発生が抑制されたものとなる。

【0042】次に電界効果トランジスタの製造方法に係わる第2実施形態の一例を、図4の製造工程図によって説明する。図4では、前記図3で説明したのと同様の構成部品には同一符号を付す。

【0043】前記図3によって説明した電界効果トランジスタの製造方法において、ゲート電極膜41を形成した後、図4の(1)に示すように、ゲート電極13となるゲート絶縁膜(41)上にオフセット絶縁膜16を形成してから、ゲートのパターニングを行う。次いで、ソース・ドレイン14、15を形成し、その後サイドウォール絶縁膜17、18を形成する。その後、選択的にエビタキシャル成長法によって、ソース・ドレイン14、15上に選択的にシリコンを堆積してシリコンエビタキシャル層33、34を、例えば50nm程度の厚さに形成する。なお、上記ソース・ドレイン14、15をLDD(Lightly Doped Drain)構造とする場合には、ゲートのパターニングを行った後、LDD構造を形成する低濃度拡散層を、後に形成されるサイドウォール絶縁膜の下部のストレイン効果シリコン層24に、例えばイオン注入により形成する。次いで、ゲート電極13の側壁にサイドウォール絶縁膜17、18を形成してから上記ソース・ドレイン14、15の高濃度領域を形成する。

【0044】次いで図4の(2)に示すように、シリコンエビタキシャル層33、34側の全面に高融点金属層37を例えばスパッタリングまたは化学的気相成長(CVD)法によって形成する。その後、熱処理(例えばRTA)を行って、シリコンエビタキシャル層33、34のシリコンと高融点金属層37の金属とを反応させて、シリコンエビタキシャル層33、34に高融点金属シリサイド層35、36を形成する。上記高融点金属層37は、例えばチタン層で形成する。この場合には、上記高融点金属シリサイド層35、36はチタンシリサイド層になる。その後、例えばエッチングによって、オフセット絶縁膜16上およびサイドウォール絶縁膜17、18上の未反応な高融点金属層37(2点鎖線で示す部分)を除去する。このようにして、ソース・ドレイン14、15上に、シリコンエビタキシャル層33、34に形成した高融点金属シリサイド層35、36からなる積み上げソース・ドレイン31、32が形成されて、電界効果トランジスタ2が形成される。なお、上記シリサイド化

において、同時にゲート電極13をポリサイド構造に形成する場合には、上記オフセット絶縁膜16は形成しないで、ゲート電極13上に接触する状態に上記高融点金属層37を形成する。

【0045】上記電界効果トランジスタ2の製造方法では、ソース・ドレイン14、15上に堆積したシリコンエピタキシャル層33、34の上部をシリサイド化することにより、積み上げソース・ドレイン31、32を形成することから、ソース・ドレイン14、15はシリサイド化されない。そのため、浅い接合のソース・ドレイン14、15を残した状態で、ソース・ドレイン14、15のシート抵抗を低減することが可能になる。

【0046】次に本発明の半導体装置に係わる第1実施形態の一例を、図5の概略構成断面図によって説明する。図5では、前記図1で説明したのと同様の構成部品には同一符号を付す。

【0047】図5に示すように、半導体基板11は以下のように構成されている。すなわち、シリコン基板21上に、バッファ層22、リラックス層23、ストレイン効果シリコン層24とが順に形成されているものである。

【0048】上記シリコン基板21は、例えばチョクラスキー(CZ)法により引き上げられた p^- 型シリコンからなる。また上記バッファ層22はゲルマニウム濃度を厚さ方向に変化させた p^- 型のシリコンゲルマニウム($Si_{1-x}Ge_x$)からなり、例えば、シリコン基板21側より上層側に向けてゲルマニウムの組成を $x=0.04$ から $x=0.3$ に変化させたシリコンゲルマニウムからなり、例えば $1.6\mu m$ の厚さに形成されている。

【0049】さらにリラックス層23は、例えば、応力が緩和されている n^- 型のシリコンゲルマニウム($Si_{0.7}Ge_{0.3}$)からなり、 $0.6\mu m$ の厚さに形成されている。さらに上記ストレイン効果シリコン層24は、一例として $13nm$ の厚さに形成されている。このストレイン効果シリコン層24は、ストレイン効果を引き出せる厚さ。例えば $5nm\sim 30nm$ の厚さ、好ましくは $5nm\sim 15nm$ の厚さに形成されればよい。

【0050】また、 n チャネル型の電界効果トランジスタ1が形成される領域および p チャネル型の電界効果トランジスタ3が形成される領域を電氣的に分離するトレンチ構造の素子分離領域51が、ストレイン効果シリコン層24からリラックス層23の上層にかけて形成されている。さらに n チャネル型の電界効果トランジスタ1が形成されるストレイン効果シリコン層24およびリラックス層23の上層にかけての領域には p ウェル25が形成され、 p チャネル型の電界効果トランジスタ3が形成されるストレイン効果シリコン層24およびリラックス層23の上層にかけての領域には n ウェル26が形成されている。上記の如く、 n チャネル型の電界効果ト

ンジスタ1と p チャネル型の電界効果トランジスタ3とからなる半導体装置5が形成される半導体基板11が構成されている。

【0051】上記 n チャネル型の電界効果トランジスタ1は、以下のような構成を成す。すなわち、上記ストレイン効果シリコン層24上には、ゲート絶縁膜12を介してゲート電極13が形成され、このゲート電極13の両側におけるストレイン効果シリコン層24の上層には n^+ 型拡散層からなるソース・ドレイン14、15が形成されている。上記ゲート絶縁膜12は、例えば厚さが $13nm$ の酸化シリコンからなり、上記ゲート電極13は、例えばポリシリコンからなる。また上記ソース・ドレイン14、15は、例えば接合深さが $6nm$ 程度に形成されている。したがって、このソース・ドレイン14、15はストレイン効果シリコン層24のみに形成されていることになる。上記の如くに、電界効果トランジスタ1が構成されている。

【0052】一方、上記 p チャネル型の電界効果トランジスタ3は、以下のような構成を成す。すなわち、上記ストレイン効果シリコン層24上には、ゲート絶縁膜72を介してゲート電極73が形成され、このゲート電極73の両側におけるストレイン効果シリコン層24の上層には p^+ 型拡散層からなるソース・ドレイン74、75が形成されている。上記ゲート絶縁膜72は、例えば厚さが $13nm$ の酸化シリコンからなり、上記ゲート電極73は、例えばポリシリコンからなる。また上記ソース・ドレイン74、75は、例えば接合深さが $7nm$ 程度に形成されている。したがって、このソース・ドレイン74、75はストレイン効果シリコン層24のみに形成されていることになる。上記の如くに、 p チャネル型の電界効果トランジスタ3が構成されている。

【0053】上記半導体装置5では、 n チャネル型電界効果トランジスタ1のソース・ドレイン14、15および p チャネル型電界効果トランジスタ3のソース・ドレイン74、75がストレイン効果シリコン層24のみに形成されていることから、ソース・ドレイン14、15およびソース・ドレイン74、75の各接合はストレイン効果シリコン層24内に存在することになる。そのため、接合リークの発生が起きにくくなる。また n チャネル型の電界効果トランジスタ1のチャネル層はストレイン効果シリコン層24に形成されるため、シリコンと下地のシリコンゲルマニウムからなるリラックス層23との格子定数の相違によりシリコンネットワークは引張応力を受ける。そのため、伝導帯の底の縮退がとけ、電子はその有効質量が小さくなり、シリコン/酸化シリコンの界面近くの反転層内での移動度は2倍近くに増大する。したがって、 $nMOS$ トランジスタとしての相互コンダクタンス g_m は2倍近くに向上される。さらに一つのストレイン効果シリコン層24に各ソース・ドレイン14、15およびソース・ドレイン74、75が形成さ

れていることから、従来のCMOS構造とはほぼ同等の構造となる。そのため、構造が簡単となる。

【0054】上記半導体装置5は、1個のnチャネル型の電界効果トランジスタ1および1個のpチャネル型の電界効果トランジスタ3で構成されているが、複数のnチャネル型の電界効果トランジスタ1および複数のpチャネル型の電界効果トランジスタ3で構成されるものであってもよい。

【0055】次に半導体装置に係わる第2実施形態の一例を、図6の概略構成断面図によって説明する。図6では、前記図5で説明したのと同様の構成部品には同一符号を付す。

【0056】図6に示すように、電界効果トランジスタ2は、図5によって説明した電界効果トランジスタ1において、ソース・ドレイン14、15上に、いわゆる積み上げソース・ドレイン31、32を形成したものである。すなわち、積み上げソース・ドレイン31、32は、ソース・ドレイン14、15上に形成されているシリコンエピタキシャル層33、34と、そのシリコンエピタキシャル層33、34に形成されている高融点金属シリサイド層35、36とからなる。なお、ゲート電極13上にはオフセット絶縁膜16が形成されており、このゲート電極13の側壁にはサイドウォール絶縁膜17、18が形成されている。また上記ソース・ドレイン14、15は、サイドウォール絶縁膜17、18下のストレイン効果シリコン層24に低濃度拡散層を形成したLDD構造としてもよい。

【0057】一方、電界効果トランジスタ4は、図5によって説明した電界効果トランジスタ3において、ソース・ドレイン74、75上に、いわゆる積み上げソース・ドレイン81、82を形成したものである。すなわち、積み上げソース・ドレイン81、82は、ソース・ドレイン74、75上に形成されているシリコンエピタキシャル層83、84と、そのシリコンエピタキシャル層83、84に形成されている高融点金属シリサイド層85、86とからなる。なお、ゲート電極73上にはオフセット絶縁膜76が形成されており、このゲート電極73の側壁にはサイドウォール絶縁膜77、78が形成されている。また上記ソース・ドレイン74、75は、サイドウォール絶縁膜77、78下のストレイン効果シリコン層24に低濃度拡散層を形成したLDD構造としてもよい。また、ゲート電極13、73がポリサイド構造で形成されていてもよい。このポリサイド構造では、上記オフセット絶縁膜16、76は形成されない。

【0058】上記半導体装置5では、積み上げソース・ドレイン31、32および積み上げソース・ドレイン81、82を形成したことにより、ソース・ドレイン14、15およびソース・ドレイン74、75をシリサイド化することなく浅い接合を保った状態で、ソース・ドレイン14、15およびソース・ドレイン74、75の

シート抵抗を低減することが可能になる。その結果、ソース・ドレイン14、15およびソース・ドレイン74、75に接続される配線の高速動作が可能になる。

【0059】本発明の半導体装置の製造方法に係わる第1実施形態の一例を、図7の製造工程図によって説明する。図7では、前記図5で説明したのと同様の構成部品には同一符号を付す。

【0060】前記図3の(1)によって説明したのと同様の方法によって、図7の(1)に示すように、シリコン基板21上にゲルマニウム濃度を厚さ方向に変化させたp⁻型のシリコンゲルマニウム(Si_{1-x}Ge_x)からなるバッファ層22を、例えば、シリコン基板21側より上層側に向けてゲルマニウムの組成をx=0.04からx=0.3に変化させてシリコンゲルマニウムを堆積することにより、1.6μmの厚さに形成する。上記シリコン基板21には、例えばCZ法により引き上げられたp⁻型シリコン基板を用いる。

【0061】さらに上記バッファ層22上に応力が緩和されているn⁻型のシリコンゲルマニウムからなるリラックス層23を、例えばゲルマニウムの組成がx=0.3のシリコンゲルマニウムをおよそ0.6μmの厚さに堆積して形成する。そしてこのリラックス層23上にストレイン効果を有する半導体層となるストレイン効果シリコン層24を、一例として13nmの厚さに形成する。このストレイン効果シリコン層24は、ストレイン効果を引き出せる厚さ、例えば5nm~30nmの厚さ、好ましくは5nm~15nmの厚さに形成されていればよい。このストレイン効果シリコン層24には、シリコンゲルマニウム層(リラックス層23)とシリコン層(ストレイン効果シリコン層24)との格子定数の違いにより引張応力が生じている。このようにして、半導体基板11を形成する。

【0062】その後、通常のトレンチ構造の素子分離領域の形成方法によって、nチャネル型の電界効果トランジスタ1が形成される領域およびpチャネル型の電界効果トランジスタ3が形成される領域を電氣的に分離するトレンチ構造の素子分離領域51を、ストレイン効果シリコン層24からリラックス層23の上層にかけて形成する。なお、上記通常のトレンチ構造の素子分離領域の形成方法とは、例えばリソグラフィ技術およびエッチング技術によって半導体基板11にトレンチを形成した後、そのトレンチに絶縁膜を埋め込み、その後半導体基板11上の余分な絶縁膜を、例えばエッチバック、化学的機械研磨等によって除去することにより素子分離領域51を形成するという方法である。

【0063】次いで、nチャネル型の電界効果トランジスタ1が形成されるストレイン効果シリコン層24およびリラックス層23の上層にかけての領域に、pウェル25を、例えばイオン注入法によって形成する。その際、nウェル26上には、例えばレジストマスク(図示

省略)を形成しておく。続いて上記レジストマスクを除去した後、pチャネル型の電界効果トランジスタ3が形成されるストレイン効果シリコン層24およびリラックス層23の上層にかけての領域に、nウエル26を、例えばイオン注入法によって形成する。その際、pウエル25上には、例えばレジストマスク(図示省略)を形成しておく。そしてこのレジストマスクはイオン注入後に除去する。なお、上記nウエル26およびpウエル25はどちらを先に形成しても差し支えない。以下、図7の(2)~(4)では、シリコン基板21およびバッファ層22の一部の図示は省略する。

【0064】次いで前記図3の(2)によって説明したのと同様の方法によって、図7の(2)に示すように、ストレイン効果シリコン層24上にゲート絶縁膜12(72)を酸化シリコンで形成する。続いてCVD法によってポリシリコンを堆積してゲート電極膜41(2点鎖線で示す部分)を形成した後、レジスト塗布によるレジスト膜(図示省略)の形成、リソグラフィー技術によりレジスト膜をパターンニングしてレジストマスク(図示省略)の形成、そのレジストマスクをエッチングマスクに用いたエッチング技術によって、ゲート絶縁膜12上にゲート電極膜41からなるnチャネル型の電界効果トランジスタのゲート電極13を形成するとともに、ゲート絶縁膜72上にゲート電極膜41からなるpチャネル型電界効果トランジスタのゲート電極73を形成する。このエッチングでは、ゲート絶縁膜12(72)の2点鎖線で示す部分もエッチングされる。

【0065】次いで図7の(3)に示すように、レジスト塗布およびリソグラフィー技術によってpウエル25上を覆うレジストマスク(図示省略)を形成した後、pチャネル型の電界効果トランジスタのソース・ドレインを形成するためのp型不純物をイオン注入する。このイオン注入では、ゲート電極73をマスクにし、そのゲート電極73の両側におけるストレイン効果シリコン層24に上記p型不純物として、例えば二フッ化ホウ素イオン(BF_2^+)をイオン注入し、ストレイン効果シリコン層24の上層にn型のソース・ドレイン74、75を形成する。上記イオン注入条件としては、例えば、p型不純物に二フッ化ホウ素イオン(BF_2^+)を用いた場合、打ち込みエネルギーを5keVとして二フッ化ホウ素イオンの投影飛程を5nmに設定し、ドーズ量を 3×10^{15} 個/cm²に設定した。その後、上記レジストマスクを、例えば酸素アッシングおよび洗浄処理によって除去する。なお、上記ホウ素のイオン注入の前に薄い酸化膜(図示省略)を形成し、そのイオン注入後にこの薄い酸化膜を除去してもよい。

【0.0.6.6.】続いて図7の(4)に示すように、レジスト塗布およびリソグラフィー技術によってnウエル26上を覆うレジストマスク(図示省略)を形成した後、nチャネル型の電界効果トランジスタのソース・ドレイン

を形成するためのn型不純物をイオン注入する。このイオン注入では、ゲート電極13をマスクにし、そのゲート電極13の両側におけるストレイン効果シリコン層24に上記n型不純物として、例えばヒ素イオン(As^+)をイオン注入し、ストレイン効果シリコン層24の上層にn型のソース・ドレイン14、15を形成する。上記イオン注入条件としては、例えば、n型不純物にヒ素イオン(As^+)を用いた場合、打ち込みエネルギーを5keVとしてヒ素イオンの投影飛程を6nmに設定し、ドーズ量を 5×10^{15} 個/cm²に設定した。

【0067】次いで、上記レジストマスクを、例えば酸素アッシングおよび洗浄処理によって除去する。その後、活性化アニーリングを行う。このアニーリング条件としては、ファーンズアニーリングの場合には、例えばアニーリング温度を800℃、アニーリング時間を30分に設定する。また急速加熱アニーリング[例えばELA(Excimer Laser Annealing)]の場合には、照射レーザー光のエネルギーを例えば1J/cm²に設定する。このような活性化アニーリングを行うことによって、浅い接合のソース・ドレイン14、15が形成される。同時に、この活性化アニーリングによってソース・ドレイン74、75も活性化される。このようにして、nチャネル電界効果トランジスタ1およびpチャネル電界効果トランジスタ3からなる半導体装置5が形成される。

【0068】なお、上記ソース・ドレイン14、15およびソース・ドレイン74、75はイオン注入により形成したが、例えばレーザードーピング、気相ドーピング、固相ドーピング等の方法を用いて形成することも可能である。

【0069】上記半導体装置の製造方法では、ストレイン効果シリコン層24のみにnチャネル電界効果トランジスタ1のソース・ドレイン14、15およびpチャネル電界効果トランジスタ3のソース・ドレイン74、75を形成することから、ソース・ドレイン14、15およびソース・ドレイン74、75の各接合はストレイン効果シリコン層24内のみに形成されることになる。そのため、接合リークの発生が抑制される。また一つのストレイン効果シリコン層24に各ソース・ドレイン14、15およびソース・ドレイン74、75を形成することから、各ソース・ドレイン14、15およびソース・ドレイン74、75に対応したチャネル形成層を製造する必要がないので、製造プロセスが簡単なる。

【0070】次に半導体装置の製造方法に係わる第2実施形態の一例を、図8の製造工程図によって以下に説明する。図8では、前記図4および図6に示した構成部品と同様のものには同一符号を付す。

【0.0.7.1.】前記図7によって説明した半導体装置の製造方法において、ゲート電極膜41を形成した後、図8の(1)に示すように、ゲート電極13、73となるゲート絶縁膜(41)上にオフセット絶縁膜16を形成し

10

20

30

40

50

てから、ゲートのパターンニングを行う。次いで、ソース・ドレイン14、15およびソース・ドレイン74、75を形成し、その後サイドウォール絶縁膜17、18およびサイドウォール絶縁膜77、78を形成する。なお、上記ソース・ドレイン14、15およびソース・ドレイン74、75をLDD (Lightly Doped Drain) 構造とする場合には、ゲートのパターンニングを行った後、LDD構造を形成する低濃度拡散層を例えばイオン注入により形成する。その場合、pチャネル型電界効果トランジスタのLDDはp型の低濃度拡散層で形成し、nチャネル型電界効果トランジスタのLDDはn型の低濃度拡散層で形成する。その後、ゲート電極13の側壁にサイドウォール絶縁膜17、18を形成するとともにゲート電極73の側壁にサイドウォール絶縁膜77、78を形成してからソース・ドレイン14、15およびソース・ドレイン74、75の各高濃度領域をそれぞれに適用する不純物ドーピング技術 (例えばイオン注入) によって形成する。

【0072】その後、選択的にエピタキシャル成長法によって、ソース・ドレイン14、15上に選択的にシリコンを堆積してシリコンエピタキシャル層33、34を形成する。同時に、ソース・ドレイン74、75上に選択的にシリコンを堆積してシリコンエピタキシャル層83、84を形成する。

【0073】次いで前記図4の(2)によって説明したのと同様の方法によって、図8の(2)に示すように、シリコンエピタキシャル層33、34、83、84側の全面に高融点金属 (例えばチタン) 層37を形成した後、熱処理 (例えばRTA) を行って、シリコンエピタキシャル層33、34に高融点金属シリサイド (例えばチタンシリサイド) 層35、36を形成して、積み上げソース・ドレイン31、32を形成する。同時に、シリコンエピタキシャル層83、84に高融点金属シリサイド (例えばチタンシリサイド) 層85、86を形成して、積み上げソース・ドレイン81、82を形成する。その後、例えばエッチングによって、未反応な高融点金属層37 (2点鎖線で示す部分) を除去する。このようにして、積み上げソース・ドレイン31、32を形成した電界効果トランジスタ2と、積み上げソース・ドレイン81、82を形成した電界効果トランジスタ4からなる半導体装置5が形成される。なお、上記シリサイド化において、同時にゲート電極13、73をポリサイド構造に形成する場合には、上記オフセット絶縁膜16、76は形成しないで、ゲート電極13、73上に接触する状態に上記高融点金属層37を形成する。

【0074】上記半導体装置の製造方法では、ソース・ドレイン14、15、74、75上に堆積したシリコンエピタキシャル層33、34、83、84の上部をシリサイド化して積み上げソース・ドレイン31、32、81、82を形成することから、ソース・ドレイン14、

15、74、75はシリサイド化されない。そのため、特にソース・ドレイン14、15の浅い接合を保った状態で、ソース・ドレイン14、15のシート抵抗を低減することが可能になる。同様に、ソース・ドレイン74、75のシート抵抗も低減される。

【0075】次に、本発明の論理回路に係わる第1実施形態の一例を、図9の回路図によって説明する。以下の説明では、前記図1、図5によって説明した各構成部品と同様にものには同一符号を付して説明する。

【0076】図9に示す論理回路111は、ISSCC Dig. Tech. Papers, "Cascode Voltage Switch Logic: A Differential CMOS Logic Family," [Feb.] (1984) Heller, L.G. and Griffin, W.R., p16-17 に開示されている回路構成と同等である。そして論理を構成するnチャネル型電界効果トランジスタ (nMOS) 112~115と、pMOS交差ラッチを構成するpチャネル型電界効果トランジスタ (pMOS) 121、122とは、前記図1および図5によって説明した半導体基板11の上層に形成したストレイン効果シリコン層24に形成されている。この構成が本発明の論理回路の特徴である。すなわち、上記nMOS 112~115の各ソース・ドレイン (図示省略) もストレイン効果シリコン層24のみに形成され、また上記pMOS 121、122の各ソース・ドレイン (図示省略) はストレイン効果シリコン層24のみに形成されている。

【0077】上記論理回路111では、nMOS 112~115の各ソース・ドレインがストレイン効果シリコン層24のみに形成されていることから、各ソース・ドレインの接合はストレイン効果シリコン層24内に存在することになる。そのため、接合リークの発生が起きにくくなるので、論理回路111の信頼性の向上が図れる。また上記論理回路111では、論理はnMOS 112~115で構成され、負荷はpMOS 121、122の交差ラッチで形成されている。この場合、出力が変化してpMOS交差ラッチが反転するときに、論理回路に直流電流が流れ、出力の変化が終了するとともに直流電流は流れなくなる。またこの論理回路111の特徴として、動作時に各トランジスタにかかる電界が緩和される。そのため、移動度の低下が起こらないため、高速動作が可能になる。またnMOSのチャネル層はストレイン効果シリコン層24に形成されるため、シリコンと下地のシリコンゲルマニウムからなるリラックス層23との格子定数の相違によりシリコンネットワークは引張応力を受ける。そのため、伝導帯の底の縮退がとけ、電子はその有効質量が小さくなり、移動度は2倍近くに増大する。したがって、nMOSトランジスタとしての相互コンダクタンス g_m は2倍近くに向上される。一方、pMOS 121、122には高性能を要求されていないため、少ない素子数での構成が可能になる。このようにして、低電圧で高速動作が可能な論理回路が構成される。

【0078】次に論理回路に係わる第2実施形態の一例を、図10の回路図によって説明する。以下の説明では、前記図1、図5によって説明した各構成部品と同様にものには同一符号を付して説明する。

【0079】図10に示す論理回路131は、IEEE J. Solid-state Circuits, "A 3.8-ns CMOS 16×16-b Multiplier Using Complementary Pass-Transistor Logic," 25 [2] (1990) Yano, K. et al., p388-395 に開示されている回路構成と同等であり、バス・トランジスタ・ロジックを用いた基本回路の一つである。すなわち、論理回路はnMOSバストランジスタにより構成されている。そしてバス・トランジスタ・ロジックを構成するnチャネル型電界効果トランジスタ(nMOS)132~135と、CMOSインバータ143、144と、出力レベルの補償を行うpチャネル型電界効果トランジスタ(pMOS)141、142とは、前記図1および図5によって説明した半導体基板11の上層に形成したストレーン効果シリコン層24に形成されている。この構成が本発明の論理回路の特徴である。すなわち、上記nMOS132~135の各ソース・ドレイン(図示省略)もストレーン効果シリコン層24のみに形成され、また上記pMOS141、142のソース・ドレイン(図示省略)、CMOSインバータ143、144の各ソース・ドレイン(図示省略)はストレーン効果シリコン層24のみに形成されている。

【0080】上記論理回路131では、nMOS112~115の各ソース・ドレインがストレーン効果シリコン層24のみに形成されていることから、各ソース・ドレインの接合はストレーン効果シリコン層24内に存在することになる。そのため、接合リークの発生が起きにくくなるので、論理回路111の信頼性の向上が図れる。また上記論理回路131では、例えば論理はnMOSバストランジスタにより構成され、出力に設けたCMOSインバータ143、144によって、例えばnMOSバス・トランジスタに「H」レベルの信号を通したときに「H」レベルが V_{DD} よりもnMOSのしきい電圧だけ下がるのを元に戻すとともに、負荷の駆動力を増強される。さらにpMOS141、142の交差ラッチにより出力レベルの補償を行う。すなわち「H」レベルを V_{DD} に補正する。そのためのpMOS141、142には駆動力はいらない。なおpMOS141、142の交差ラッチの反転動作が遅くならないようにするには、pMOS141、142のチャネル幅を大きく、チャネル長を小さく設計すればよい。

【0081】次いで論理回路に係わる第3実施形態の一例を、図11の回路図によって説明する。以下の説明では、前記図1、図5によって説明した各構成部品と同様にものには同一符号を付して説明する。

【0082】図11に示す論理回路151は、Proc. IEEE 1994 CICC, "A High Speed, Low Power, Swing Restor

ed Pass-Transistor Logic Based Multiply and Accumulate Circuit for Multimedia Applications," [May.] (1994) Prameswer, A., Hara, H., and Sakurai, T., p358-362 に開示されている回路構成と同等であり、バス・トランジスタ・ロジックを用いた基本回路の一つである。すなわち、nMOSバス・トランジスタ・ロジックとCMOSラッチが用いられている。そしてバス・トランジスタ・ロジックを構成するnチャネル型電界効果トランジスタ(nMOS)152~155と、CMOSラッチを構成するpチャネル型電界効果トランジスタ(pMOS)161、162とnチャネル型電界効果トランジスタ(nMOS)163、164とは、前記図1および図5によって説明した半導体基板11の上層に形成したストレーン効果シリコン層24に形成されている。この構成が本発明の論理回路の特徴である。すなわち、上記nMOS152~155およびnMOS163、164の各ソース・ドレイン(図示省略)もストレーン効果シリコン層24のみに形成され、また上記pMOS161、162の各ソース・ドレイン(図示省略)はストレーン効果シリコン層24のみに形成されている。

【0083】上記論理回路151では、nMOS112~115の各ソース・ドレインがストレーン効果シリコン層24のみに形成されていることから、各ソース・ドレインの接合はストレーン効果シリコン層24内に存在することになる。そのため、接合リークの発生が起きにくくなるので、論理回路131の信頼性の向上が図れる。

【0084】さらに、CMOSラッチはブッシュブルで動作するため、pMOS交差ラッチと比較すると動作余裕が大きくなる特徴があり、またスタティック電流が流れないため、動作速度が速くなる。したがって、前記論理回路131よりも低消費電力化が図れ、高速動作が可能になる。また、nMOS構成のバス・トランジスタに対するCMOSラッチのpMOSおよびnMOSの各ゲート幅の比率が変化しても、遅延時間の最適領域を広く取れる利点を有する。そのため、設計余裕が大きくなり、それにとまって製造余裕も大きくなる利点を有している。

【0085】なお、上記論理回路111、131、151は一例であって、バス・トランジスタ・ネットワークを用いた他の論理回路、例えばDSL(Differential Split-Level logic)、DCVSPG(Differential Cascode Voltage Switch with the Pass-Gate)等にも、上記図1や図5等によって説明したストレーン効果シリコン層24に電界効果トランジスタ1や半導体装置5を形成する構成を用いることは可能である。

【0086】次に、本発明の半導体基板に係わる実施形態の一例を、図12の概略構成断面図によって説明する。図12では、前記図1によって説明した構成部品と同様のものには同一符号を付す。

【0087】図12に示すように、半導体基板91は、ゲルマニウム基板92上に、リラックス層23が形成され、その上にストレイン効果を有する半導体層であるストレイン効果シリコン層24が形成されているものである。上記リラックス層23は、例えば、 n^- （または p^- ）型の応力が緩和されているシリコンゲルマニウム（ $Si_{1-x}Ge_x$ ）からなり、例えばおよそ0.6 μm の厚さに形成されている。なお、ゲルマニウムの組成比は上記値に限定されることはなく適宜選択される。またストレイン効果シリコン層24は前記図1によって説明したものと同様である。上記の如く、半導体基板91が構成されている。

【0088】上記半導体基板91では、ゲルマニウム基板92を用いていることから、ゲルマニウム基板92上にバッファ層を形成することなく直接に応力が緩和されているシリコンゲルマニウム層からなるリラックス層23を形成することが可能になっている。すなわち、ゲルマニウム基板92とリラックス層23との間で格子不整合が起き難いため、上記構成を採用することが可能になる。そのため、半導体基板91の構造が簡単化され、この半導体基板91を形成するプロセスも簡単化される。

【0089】次に上記半導体基板91は、例えば、前記図1によって説明した前記半導体基板11の代わりに上記図12によって説明した半導体基板91を用いて、前記図1によって説明した電界効果トランジスタ1を半導体基板91のストレイン効果シリコン層24に形成することが可能である。また前記図5によって説明した前記半導体基板11の代わりに上記図12によって説明した半導体基板91を用いて、前記図5によって説明した半導体装置5を半導体基板91のストレイン効果シリコン層24に形成することも可能である。

【0090】

【発明の効果】以上、説明したように本発明の電界効果トランジスタによれば、ソース・ドレインがストレイン効果を有する半導体層であるストレイン効果シリコン層のみに形成されているので、ソース・ドレインの接合はストレイン効果シリコン層内に存在する。そのため、トランジスタの移動度の向上が図れるとともに、接合リークの発生が起きにくくなるのでトランジスタ性能の向上を図ることが可能になる。

【0091】本発明の電界効果トランジスタの製造方法によれば、ストレイン効果を有する半導体層であるストレイン効果シリコン層のみに電界効果トランジスタのソース・ドレインを形成するので、ソース・ドレインの接合はストレイン効果シリコン層内のみに形成することができる。そのため、接合リークの発生を抑制することができる。

【0092】本発明の半導体装置によれば、 p チャネル型電界効果トランジスタのソース・ドレインおよび n チ

ャネル型電界効果トランジスタのソース・ドレインともに、ストレイン効果を有する半導体層であるストレイン効果シリコン層のみに形成されているので、各ソース・ドレインの接合はストレイン効果シリコン層内に存在する。そのため、トランジスタのモビリティの向上が図れるとともに、接合リークの発生が起きにくくなるのでトランジスタ性能の向上を図ることが可能になる。また一つのストレイン効果シリコン層に各ソース・ドレインが形成されていることから、従来のCMOS構造とほぼ同等の構造となる。そのため、構造が簡単になる。

【0093】本発明の半導体装置の製造方法によれば、ストレイン効果を有する半導体層であるストレイン効果シリコン層のみに p チャネル電界効果トランジスタのソース・ドレインおよび n チャネル電界効果トランジスタのソース・ドレインを形成するので、各ソース・ドレインの接合はストレイン効果シリコン層内のみに形成できる。そのため、接合リークの発生を抑制することができる。また一つのストレイン効果シリコン層に各ソース・ドレインを形成することから、各ソース・ドレインに対応したチャネル形成層を製造する必要がないので、製造プロセスの簡単化が図れる。

【0094】本発明の論理回路によれば、半導体基板の上層にストレイン効果シリコン層が形成され、各電界効果トランジスタのソース・ドレインがストレイン効果シリコン層のみに形成されているので、各ソース・ドレインの接合はストレイン効果シリコン層内に存在する。そのため、トランジスタのモビリティの向上が図れるとともに、接合リークの発生が起きにくくなるのでトランジスタ性能の向上を図ることが可能になる。また一つのストレイン効果シリコン層に各電界効果トランジスタのソース・ドレインが形成されていることから、従来のCMOS構造とほぼ同等の構造となる。そのため、構造が簡単になる。

【0095】本発明の半導体基板によれば、ゲルマニウム基板を用いているので、ゲルマニウム基板上にバッファ層を形成することなく直接に応力が緩和されているシリコンゲルマニウム層からなるリラックス層を形成することが可能になる。すなわち、ゲルマニウム基板とリラックス層との間で格子不整合が起き難いため、上記構成を採用することが可能になる。そのため、半導体基板の構造を簡単化でき、また半導体基板を形成するプロセスを簡単化することができる。

【図面の簡単な説明】

【図1】電界効果トランジスタに係わる第1実施形態の概略構成断面図である。

【図2】電界効果トランジスタに係わる第2実施形態の概略構成断面図である。

【図3】電界効果トランジスタの製造方法に係わる第1実施形態の製造工程図である。

【図4】電界効果トランジスタの製造方法に係わる第2

実施形態の製造工程図である。

【図5】半導体装置に係わる第1実施形態の概略構成断面図である。

【図6】半導体装置に係わる第2実施形態の概略構成断面図である。

【図7】半導体装置の製造方法に係わる第1実施形態の製造工程図である。

【図8】半導体装置の製造方法に係わる第2実施形態の製造工程図である。

【図9】論理回路に係わる第1実施形態の回路図である。

＊

＊【図10】論理回路に係わる第2実施形態の回路図である。


【図11】論理回路に係わる第3実施形態の回路図である。

【図12】半導体基板に係わる実施形態の概略構成断面図である。

【符号の説明】


1 電界効果トランジスタ 11 半導体基板
14, 15 ソース・ドレイン 24 ストレイン効果
効果を有する半導体層

【図1】




電界効果トランジスタに係わる第1実施形態の概略構成断面図

【図2】




電界効果トランジスタに係わる第2実施形態の概略構成断面図

【図5】




半導体装置に係わる第1実施形態の概略構成断面図

【図6】




半導体装置に係わる第2実施形態の概略構成断面図

【図3】




電界効果トランジスタの製造方法に係わる第1実施形態の製造工程図

【図4】




電界効果トランジスタの製造方法に係わる第2実施形態の製造工程図

【図9】




論理回路に係わる第1実施形態の回路図

【図10】




論理回路に係わる第2実施形態の回路図

【図11】




論理回路に係わる第3実施形態の回路図

【図7】




半導体装置の製造方法に係わる第1実施形態の製造工程図

【図8】



半導体装置の製造方法に係わる第2実施形態の製造工程図

【図12】



半導体基板に係わる実施形態の概略構成断面図

【手続補正書】

【提出日】平成10年3月3日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0039

【補正方法】変更

【補正内容】

【0039】上記イオン注入条件としては、例えば、不純物にヒ素イオン（As⁺）を用いた場合には、打ち込みエネルギーを5keVとしてヒ素イオンの投影飛程を6nmに設定し、ドーズ量を 5×10^{15} 個/cm²に設定した。その後、活性化アニーリングを行う。このアニーリング条件としては、ファーンズアニーリングの場合

には、例えばアニーリング温度を800℃、アニーリング時間を20分に設定する。また急速加熱アニーリング(RTA: Rapid Thermal Annealing)を、例えばELA(Excimer Laser Annealing)によって行う場合には、例えば照射レーザ光のエネルギーを1 J/cm²に設定する。またこのような活性化アニーリングを行うこ

とによって、浅い接合のソース・ドレイン14、15(接合深さが6 nm程度)が形成される。上記のごとくアニーリングは、浅い接合を確実に形成するためにRTAもしくはELAによって行うことが好ましい。このようにして、電界効果トランジスタ1が形成される。

**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS

☒ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

☒ FADED TEXT OR DRAWING

☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING

☐ SKEWED/SLANTED IMAGES

☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS

☐ GRAY SCALE DOCUMENTS

☒ LINES OR MARKS ON ORIGINAL DOCUMENT

☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.